Shanbhag, Naresh R.: шукати на сайті Z-Library

Найбільша колекція наукових статей у сіті. 70,000,000+ безкоштовних статей.

Пожертвування 15 вересня 2024 – 1 жовтня 2024

Z-Library - одна з найбільших онлайн-бібліотек у світі, в якій зберігається більше 17,000,000 книг та 84,837,000 статей. Ми намагаємось зробити літературу доступною кожному. Сьогодні (15 вересня 2024) ми відкриваємо додатковий збір пожертвувань на підтримку та розвиток проекту.

Також БЕЗЛІМТНІ завантаження (протягом 31 дня після завершення пожертвування) доступні для ВСІХ користувачів, які підтримають проект в період збору коштів до 1 жовтня 2024.

Про збір коштів Детальніше

Підтримати

Книги
Статті (131)
Найпопулярніші
Перелік
- Перелік
- Таблиця

Deep In-memory Architectures for Machine Learning ||

Kang, Mingu, Gonugondla, Sujan, Shanbhag, Naresh R.

Рік:

2020

Мова:

english

Файл:

PDF, 12.00 MB

english, 2020

[IEEE 2018 IEEE International Symposium on Circuits and Systems (ISCAS) - Florence, Italy (2018.5.27-2018.5.30)] 2018 IEEE International Symposium on Circuits and Systems (ISCAS) - Energy-Efficient Deep In-memory Architecture for NAND Flash Memories

Gonugondla, Sujan K., Kang, Mingu, Kim, Yongjune, Helm, Mark, Eilert, Sean, Shanbhag, Naresh

Рік:

2018

Мова:

english

Файл:

PDF, 2.24 MB

english, 2018

[IEEE ICASSP 2012 - 2012 IEEE International Conference on Acoustics, Speech and Signal Processing - Kyoto, Japan (2012.03.25-2012.03.30)] 2012 IEEE International Conference on Acoustics, Speech and Signal Processing (ICASSP) - System-driven metrics for the design and adaptation of analog to digital converters

Narasimha, Rajan, Zeitler, Georg, Shanbhag, Naresh, Singer, Andrew C., Kramer, Gerhard

Рік:

2012

Мова:

english

Файл:

PDF, 258 KB

english, 2012

[IEEE 2010 IEEE International Symposium on Circuits and Systems - ISCAS 2010 - Paris, France (2010.05.30-2010.06.2)] Proceedings of 2010 IEEE International Symposium on Circuits and Systems - BER-optimal analog-to-digital converters for communication links

Lu, Minwei, Shanbhag, Naresh, Singer, Andrew

Рік:

2010

Мова:

english

Файл:

PDF, 494 KB

english, 2010

[IEEE 2008 IEEE International Symposium on Circuits and Systems - ISCAS 2008 - Seattle, WA, USA (2008.05.18-2008.05.21)] 2008 IEEE International Symposium on Circuits and Systems - Variation-tolerant, low-power PN-code acquisition using stochastic sensor NOC

Varatkar, Girish V., Narayanan, Sriram, Shanbhag, Naresh R., Jones, Douglas L.

Рік:

2008

Мова:

english

Файл:

PDF, 274 KB

english, 2008

[IEEE 2012 IEEE Custom Integrated Circuits Conference - CICC 2012 - San Jose, CA, USA (2012.09.9-2012.09.12)] Proceedings of the IEEE 2012 Custom Integrated Circuits Conference - FEC-based 4 Gb/s backplane transceiver in 90nm CMOS

Faust, Adam C., Narasimha, Rajan Lakshmi, Bhatia, Karan, Srivastava, Ankit, Kong, Chhay, Bae, Hyeon-Min, Rosenbaum, Elyse, Shanbhag, Naresh

Рік:

2012

Мова:

english

Файл:

PDF, 462 KB

english, 2012

[IEEE 2012 IEEE Custom Integrated Circuits Conference - CICC 2012 - San Jose, CA, USA (2012.09.9-2012.09.12)] Proceedings of the IEEE 2012 Custom Integrated Circuits Conference - A 14.5 fJ/cycle/k-gate, 0.33 V ECG processor in 45nm CMOS using statistical error compensation

Abdallah, Rami A., Shanbhag, Naresh R.

Рік:

2012

Мова:

english

Файл:

PDF, 1.53 MB

english, 2012

[IEEE 2009 IEEE 18th Conference on Electrical Performance of Electronic Packaging and Systems (EPEPS) - Portland, OR, USA (2009.10.19-2009.10.21)] 2009 IEEE 18th Conference on Electrical Performance of Electronic Packaging and Systems - DSP-based multimode signaling for FEXT reduction in multi-Gbps links

Milosevic, Pavle, Schutt-Aine, Jose E., Shanbhag, Naresh R.

Рік:

2009

Мова:

english

Файл:

PDF, 32.09 MB

english, 2009

[IEEE 2015 IEEE International Symposium on Circuits and Systems (ISCAS) - Lisbon, Portugal (2015.5.24-2015.5.27)] 2015 IEEE International Symposium on Circuits and Systems (ISCAS) - Energy-efficient and high throughput sparse distributed memory architecture

Kang, Mingu, Kim, Eric P., Keel, Min-sun, Shanbhag, Naresh R.

Рік:

2015

Мова:

english

Файл:

PDF, 2.04 MB

english, 2015

Slicer Architectures for Analog-to-Information Conversion in Channel Equalizers

Wadhwa, Aseem, Madhow, Upamanyu, Shanbhag, Naresh R.

Журнал:

IEEE Transactions on Communications

Рік:

2017

Мова:

english

Файл:

PDF, 989 KB

english, 2017

[IEEE 2017 IEEE International Symposium on Circuits and Systems (ISCAS) - Baltimore, MD, USA (2017.5.28-2017.5.31)] 2017 IEEE International Symposium on Circuits and Systems (ISCAS) - PredictiveNet: An energy-efficient convolutional neural network via zero prediction

Lin, Yingyan, Sakr, Charbel, Kim, Yongjune, Shanbhag, Naresh

Рік:

2017

Мова:

english

Файл:

PDF, 265 KB

english, 2017

[IEEE 2018 ACM/IEEE 45th Annual International Symposium on Computer Architecture (ISCA) - Los Angeles, CA, USA (2018.6.1-2018.6.6)] 2018 ACM/IEEE 45th Annual International Symposium on Computer Architecture (ISCA) - PROMISE: An End-to-End Design of a Programmable Mixed-Signal Accelerator for Machine-Learning Algorithms

Srivastava, Prakalp, Kang, Mingu, Gonugondla, Sujan K., Lim, Sungmin, Choi, Jungwook, Adve, Vikram, Kim, Nam Sung, Shanbhag, Naresh

Рік:

2018

Мова:

english

Файл:

PDF, 883 KB

english, 2018

[IEEE 2018 IEEE International Symposium on Information Theory (ISIT) - Vail, CO, USA (2018.6.17-2018.6.22)] 2018 IEEE International Symposium on Information Theory (ISIT) - SRAM Bit-line Swings Optimization using Generalized Waterfilling

Kim, Yongjune, Kang, Mingu, Varshney, Lav R., Shanbhag, Naresh R.

Рік:

2018

Мова:

english

Файл:

PDF, 851 KB

english, 2018

[IEEE 2019 IEEE International Symposium on Circuits and Systems (ISCAS) - Sapporo, Japan (2019.5.26-2019.5.29)] 2019 IEEE International Symposium on Circuits and Systems (ISCAS) - An MRAM-Based Deep In-Memory Architecture for Deep Neural Networks

Patil, Ameya D., Hua, Haocheng, Gonugondla, Sujan, Kang, Mingu, Shanbhag, Naresh R.

Рік:

2019

Файл:

PDF, 628 KB

2019

[IEEE 2019 IEEE International Symposium on Circuits and Systems (ISCAS) - Sapporo, Japan (2019.5.26-2019.5.29)] 2019 IEEE International Symposium on Circuits and Systems (ISCAS) - An Energy-Efficient Classifier via Boosted Spin Channel Networks

Patil, Ameya D., Manipatruni, Sasikanth, Nikonov, Dmitri, Young, Ian A., Shanbhag, Naresh R.

Рік:

2019

Мова:

english

Файл:

PDF, 544 KB

english, 2019

Deep In-Memory Architectures for Machine Learning-Accuracy Versus Efficiency Trade-Offs

Kang, Mingu, Kim, Yongjune, Patil, Ameya D., Shanbhag, Naresh R.

Журнал:

IEEE Transactions on Circuits and Systems I: Regular Papers

Рік:

2020

Файл:

PDF, 2.36 MB

2020

[IEEE ICASSP 2020 - 2020 IEEE International Conference on Acoustics, Speech and Signal Processing (ICASSP) - Barcelona, Spain (2020.5.4-2020.5.8)] ICASSP 2020 - 2020 IEEE International Conference on Acoustics, Speech and Signal Processing (ICASSP) - Low-Complexity Fixed-Point Convolutional Neural Networks For Automatic Target Recognition

Dbouk, Hassan, Geng, Hanfei, Vineyard, Craig M., Shanbhag, Naresh R.

Рік:

2020

Файл:

PDF, 510 KB

2020

[IEEE 2020 IEEE Custom Integrated Circuits Conference (CICC) - Boston, MA, USA (2020.3.22-2020.3.25)] 2020 IEEE Custom Integrated Circuits Conference (CICC) - KeyRAM: A 0.34 uJ/decision 18 k decisions/s Recurrent Attention In-memory Processor for Keyword Spotting

Dbouk, Hassan, Gonugondla, Sujan K., Sakr, Charbel, Shanbhag, Naresh R.

Рік:

2020

Файл:

PDF, 2.76 MB

2020

A Novel Design Methodology for High-Performance Programmable Decoder Cores for AA-LDPC Codes

Mohammad M. Mansour, Naresh R. Shanbhag

Журнал:

Journal of Signal Processing Systems

Рік:

2005

Мова:

english

Файл:

PDF, 11.14 MB

english, 2005

Total System Energy Minimization for Wireless Image Transmission

Swaroop Appadwedula, Manish Goel, Naresh R. Shanbhag, Douglas L. Jones, Kannan Ramchandran

Журнал:

Journal of Signal Processing Systems

Рік:

2001

Мова:

english

Файл:

PDF, 291 KB

english, 2001

Guest Editorial: Reconfigurable Signal Processing Systems

Wayne Burleson, Naresh Shanbhag

Журнал:

Journal of Signal Processing Systems

Рік:

2001

Мова:

english

Файл:

PDF, 11 KB

english, 2001

Algorithms Transformation Techniques for Low-Power Wireless VLSI Systems Design

Naresh R. Shanbhag

Журнал:

International Journal of Wireless Information Networks

Рік:

1998

Мова:

english

Файл:

PDF, 542 KB

english, 1998

Energy Efficient VLSI Architecture for Linear Turbo Equalizer

Seok-Jun Lee, Naresh R. Shanbhag, Andrew C. Singer

Журнал:

Journal of Signal Processing Systems

Рік:

2005

Мова:

english

Файл:

PDF, 464 KB

english, 2005

Guest Editorial

Naresh Shanbhag, Keshab Parhi

Журнал:

Journal of Signal Processing Systems

Рік:

2005

Мова:

english

Файл:

PDF, 30 KB

english, 2005

[IEEE 2011 IEEE Electrical Design of Advanced Packaging and Systems Symposium (EDAPS) - Hanzhou, China (2011.12.12-2011.12.14)] 2011 IEEE Electrical Design of Advanced Packaging and Systems Symposium (EDAPS) - Energy-efficient high-speed links using BER-optimal ADCs

Lin, Yingyan, Xu, Aolin, Shanbhag, Naresh, Singer, Andrew

Рік:

2011

Мова:

english

Файл:

PDF, 179 KB

english, 2011

Functional implications of the projections of neurons from individual labellar sensillum ofDrosophila melanogasteras revealed by neuronal-marker horseradish peroxidase

Shubha R. Shanbhag, R. Naresh Singh

Журнал:

Cell and Tissue Research

Рік:

1992

Мова:

english

Файл:

PDF, 2.51 MB

english, 1992

Fine structure and primary sensory projections of sensilla located in the sacculus of the antenna ofDrosophila melanogaster

Shubha R. Shanbhag, Kusum Singh, R. Naresh Singh

Журнал:

Cell and Tissue Research

Рік:

1995

Мова:

english

Файл:

PDF, 4.61 MB

english, 1995

Ultrastructure of the femoral chordotonal organs and their novel synaptic organization in the legs of Drosophila melanogaster Meigen (Diptera : Drosophilidae)

Shubha R. Shanbhag, Kusum Singh, R. Naresh Singh

Журнал:

International Journal of Insect Morphology and Embryology

Рік:

1992

Мова:

english

Файл:

PDF, 1.68 MB

english, 1992

Pipelined Adaptive Digital Filters || VLSI Implementation of a 100 Mhz Pipelined ADPCM Codec Chip

Shanbhag, Naresh R., Parhi, Keshab K.

Рік:

1994

Мова:

english

Файл:

PDF, 967 KB

english, 1994

[IEEE 2009 International Symposium on System-on-Chip - SOC - Tampere, Finland (2009.10.5-2009.10.7)] 2009 International Symposium on System-on-Chip - Soft NMR: Exploiting statistics for energy-efficiency

Kim, Eric P., Abdallah, Rami A., Shanbhag, Naresh R.

Рік:

2009

Мова:

english

Файл:

PDF, 600 KB

english, 2009

[IEEE ICASSP 2008 - 2008 IEEE International Conference on Acoustics, Speech and Signal Processing - Las Vegas, NV, USA (2008.03.31-2008.04.4)] 2008 IEEE International Conference on Acoustics, Speech and Signal Processing - Computation as estimation: Estimation-theoretic IC design improves robustness and reduces power consumption

Narayanan, Sriram, Varatkar, Girish V., Jones, Douglas L., Shanbhag, Naresh R.

Рік:

2008

Мова:

english

Файл:

PDF, 150 KB

english, 2008

A 3.6-mW 50-MHz PN Code Acquisition Filter via Statistical Error Compensation in 180-nm CMOS

Kim, Eric P., Baker, Daniel J., Narayanan, Sriram, Shanbhag, Naresh R., Jones, Douglas L.

Журнал:

IEEE Transactions on Very Large Scale Integration (VLSI) Systems

Рік:

2015

Мова:

english

Файл:

PDF, 1.38 MB

english, 2015

[ACM Press the 47th Design Automation Conference - Anaheim, California (2010.06.13-2010.06.18)] Proceedings of the 47th Design Automation Conference on - DAC '10 - Stochastic computation

Shanbhag, Naresh R., Abdallah, Rami A., Kumar, Rakesh, Jones, Douglas L.

Рік:

2010

Мова:

english

Файл:

PDF, 231 KB

english, 2010

Reducing Energy at the Minimum Energy Operating Point Via Statistical Error Compensation

Abdallah, Rami A., Shanbhag, Naresh R.

Журнал:

IEEE Transactions on Very Large Scale Integration (VLSI) Systems

Рік:

2014

Мова:

english

Файл:

PDF, 1.71 MB

english, 2014

An Energy-Efficient ECG Processor in 45-nm CMOS Using Statistical Error Compensation

Abdallah, Rami A., Shanbhag, Naresh R.

Журнал:

IEEE Journal of Solid-State Circuits

Рік:

2013

Мова:

english

Файл:

PDF, 2.27 MB

english, 2013

[IEEE 2006 Fortieth Asilomar Conference on Signals, Systems and Computers - Pacific Grove, CA, USA (2006.10.29-2006.11.1)] 2006 Fortieth Asilomar Conference on Signals, Systems and Computers - An Architectural Comparison of Reed-Solomon Soft-Decoding Algorithms

Ahmed, Arshad, Shanbhag, Naresh R., Koetter, Ralf

Рік:

2006

Мова:

english

Файл:

PDF, 228 KB

english, 2006

[ACM Press the 1999 international symposium - San Diego, California, United States (1999.08.16-1999.08.17)] Proceedings of the 1999 international symposium on Low power electronics and design - ISLPED '99 - Energy-efficient signal processing via algorithmic noise-tolerance

Hegde, Rajamohana, Shanbhag, Naresh R.

Рік:

1999

Мова:

english

Файл:

PDF, 719 KB

english, 1999

Robust and Energy Efficient Multimedia Systems via Likelihood Processing

Abdallah, Rami A., Shanbhag, Naresh R.

Журнал:

IEEE Transactions on Multimedia

Рік:

2013

Мова:

english

Файл:

PDF, 2.97 MB

english, 2013

A 0.79 pJ/K-Gate, 83% Efficient Unified Core and Voltage Regulator Architecture for Sub/Near-Threshold Operation in 130 nm CMOS

Zhang, Sai, Tu, Jane S., Shanbhag, Naresh R., Krein, Philip T.

Журнал:

IEEE Journal of Solid-State Circuits

Рік:

2014

Мова:

english

Файл:

PDF, 3.19 MB

english, 2014

[IEEE 2007 IEEE Workshop on Signal Processing Systems - Shanghai, China (2007.10.17-2007.10.19)] 2007 IEEE Workshop on Signal Processing Systems - Variation-Tolerant Motion Estimation Architecture

Varatkar, Girish V., Shanbhag, Naresh R.

Рік:

2007

Мова:

english

Файл:

PDF, 475 KB

english, 2007

[IEEE 2009 IEEE Workshop on Signal Processing Systems (SiPS) - Tampere, Finland (2009.10.7-2009.10.9)] 2009 IEEE Workshop on Signal Processing Systems - Low-power implementation of a high-throughput LDPC decoder for IEEE 802.11N standard

Cho, Junho, Shanbhag, Naresh R., Sung, Wonyong

Рік:

2009

Мова:

english

Файл:

PDF, 1.17 MB

english, 2009

[IEEE 2013 IEEE Workshop on Signal Processing Systems (SiPS) - Taipei City, Taiwan (2013.10.16-2013.10.18)] SiPS 2013 Proceedings - Error-resilient systems via statistical signal processing

Abdallah, Rami A., Shanbhag, Naresh R.

Рік:

2013

Мова:

english

Файл:

PDF, 526 KB

english, 2013

[IEEE Comput. Soc 21st International Conference on Computer Design - San Jose, CA, USA (13-15 Oct. 2003)] Proceedings 21st International Conference on Computer Design - Modeling and mitigation of jitter in multiGbps source-synchronous I/O links

Ganesh Balamurugan,, Naresh Shanbhag,

Рік:

2003

Мова:

english

Файл:

PDF, 431 KB

english, 2003

[IEEE ISLPED'06 2006 International Symposium on Low Power Electronics and Design - Tegernsee, Germany (2006.10.4-2006.10.6)] ISLPED'06 Proceedings of the 2006 International Symposium on Low Power Electronics and Design - Energy-efficient Motion Estimation using Error-Tolerance

Varatkar, Girish V., Shanbhag, Naresh R.

Рік:

2006

Мова:

english

Файл:

PDF, 1.13 MB

english, 2006

[IEEE 2010 IEEE International Conference on Computer Design (ICCD 2010) - Amsterdam, Netherlands (2010.10.3-2010.10.6)] 2010 IEEE International Conference on Computer Design - Robust and energy-efficient DSP systems via output probability processing

Abdallah, Rami A., Shanbhag, Naresh R.

Рік:

2010

Мова:

english

Файл:

PDF, 234 KB

english, 2010

[IEEE 2011 IEEE Workshop on Signal Processing Systems (SiPS) - Beirut, Lebanon (2011.10.4-2011.10.7)] 2011 IEEE Workshop on Signal Processing Systems (SiPS) - An energy-efficient multiple-input multiple-output (MIMO) detector architecture

Kim, Eric P., Shanbhag, Naresh R.

Рік:

2011

Мова:

english

Файл:

PDF, 308 KB

english, 2011

[IEEE 2012 IEEE Workshop on Signal Processing Systems (SiPS) - Quebec City, QC, Canada (2012.10.17-2012.10.19)] 2012 IEEE Workshop on Signal Processing Systems - Energy-Efficient LDPC Decoders Based on Error-Resiliency

Kim, Eric P., Shanbhag, Naresh R.

Рік:

2012

Мова:

english

Файл:

PDF, 301 KB

english, 2012

[IEEE Conference Record of the 37th Asilomar Conference on Signals, Systems and Computers - Pacific Grove, CA, USA (9-12 Nov. 2003)] The Thrity-Seventh Asilomar Conference on Signals, Systems & Computers, 2003 - Modeling and mitigation of jitter in high-speed source-synchronous interchip communication systems

Ganesh Balamurugan,, Naresh Shanbhag,

Рік:

2003

Мова:

english

Файл:

PDF, 409 KB

english, 2003

[IEEE 2008 IEEE Workshop on Signal Processing Systems (SiPS) - Washington, DC, USA (2008.10.8-2008.10.10)] 2008 IEEE Workshop on Signal Processing Systems - Error-resilient low-power Viterbi decoders via state clustering

Abdallah, Rami A., Shanbhag, Naresh R.

Рік:

2008

Мова:

english

Файл:

PDF, 256 KB

english, 2008

[IEEE 2013 IEEE Workshop on Signal Processing Systems (SiPS) - Taipei City, Taiwan (2013.10.16-2013.10.18)] SiPS 2013 Proceedings - Error resilient MRF message passing architecture for stereo matching

Choi, Jungwook, Kim, Eric P., Rutenbar, Rob A., Shanbhag, Naresh R.

Рік:

2013

Мова:

english

Файл:

PDF, 463 KB

english, 2013